我是Diamond，一名半导体复合研发工程师。过去 11 年，我先后服务于国内头部存储与特色工艺产线，做过 3D NAND 的 CVD 薄膜工艺与器件研发，也做过 TFT 器件开发，现在聚焦 CVD 工艺开发与器件协同优化。
我的差异化在于：既能在腔体层面调薄膜均匀性、台阶覆盖、应力，也能在器件层面把薄膜参数映射成 I-V 特性与良率。这种横跨 process-device 的视角，在工艺整合（PIE）和良率提升（YE）岗位上尤其稀缺。
目前博士在读，持续把产线经验沉淀为可复用的方法论——这也是这个站点存在的意义。
工艺与器件双轮驱动，不是其中一项的延伸，而是两条线的真正交汇。
从腔体工艺窗口开发到量产良率爬坡，覆盖薄膜厚度均匀性、台阶覆盖、应力控制与缺陷抑制。
覆盖 3D NAND、逻辑器件与 TFT，能把薄膜工艺参数关联建模到器件电性与可靠性。
把一线经验变成可用的交付。以下服务均基于公开领域知识与方法论，不涉及任何原单位保密信息。
把产线里踩过的坑、想通的问题，写成能复用的方法论。
厚度均匀性差、颗粒污染、台阶覆盖空洞、薄膜应力开裂、电性与组分异常。每类都给现象、机理和排查思路。
阅读全文 →系统讲解 low-k / ULK 介电薄膜的材料族与核心权衡。
阅读全文 →梳理 HCI / NBTI / PBTI / TDDB 四大可靠性退化效应，串讲 STI、阱工程、salicide、SMT、双应力衬垫与 low-k 互连等先进工艺模块——可下载 PDF（39 页）系统讲透。
查看资料 →为什么横跨 process-device 的人，在 PIE / YE 岗位上更稀缺、也更值钱。
敬请期待求职辅导、技术合作、内容合作都欢迎。工作日内一般当天回复。
※ 表单由腾讯问卷提供（国内可用，数据存于你的问卷账号，不经第三方收件服务器）。提交后我会在问卷后台直接看到。
※ 所有合作均基于公开领域知识与个人经验，遵守保密与竞业限制要求。